作业帮 > 综合 > 作业

VHDL语言BeginSum:BLOCKBeginS1:xor_gate port map (A,B,tmp1);  -

来源:学生作业帮 编辑:灵鹊做题网作业帮 分类:综合作业 时间:2024/05/12 09:34:07
VHDL语言
Begin
Sum:BLOCK
Begin
S1:xor_gate port map (A,B,tmp1);  --解释这句
S2:xor_gate port map (tmp1,Cin,S);
End BLOCK sum;
Carry1:BLOCK  --这句
...
Middle :BLOCK  --这句
...
FOR structure --这句
VHDL语言BeginSum:BLOCKBeginS1:xor_gate port map (A,B,tmp1);  -
Begin
Sum:BLOCK
Begin
S1:xor_gate port map (A,B,tmp1);     --调用元件xor_gate,输入A和B,输出tmp1S2:xor_gate port map (tmp1,Cin,S);
End BLOCK sum;
Carry1:BLOCK          --Carry1是块标号,定义Carry1块            ...
Middle : BLOCK                    --同上 ...
FOR structure --这个不懂~~ 我也是刚刚接触VHDL 只是自己的看法哦~