74161集成计数器设计一个带进位的八进制计数器电路.

74161集成计数器设计一个带进位的八进制计数器电路. 用T触发器设计一个带进位标志的余3BCD码同步加法计数器. 74161如何构成八进制的计数器? 一道数字电路题,用T触发器设计一个带进位标志的余3BCD码同步加法计数器,要求列出状态表,求出电路的驱动方程和输出方程. 请问:如何用集成计数器74LS161设计一个五进制计数器?试题, 用74161设计一个可变模的计数器.要求：当输入x＝0时,电路为模8计数器；当输入x＝1时,电路为模4计数器.计数时,不 设计计数器的基本原理 用Verilog HDL设计一个4位BCD码计数器 设计一个计数器,输入计数脉冲和清零信号,输出2位16进制计数值.计数器的计数规律如下：清零信号有效时输 怎样用74161设计一个模十计数器（十进制加法计数器） ,来个电路图 数字电子技术，设计两个计数器电路 怎样用74ls161设计一个24进制的计数器