作业帮 > 综合 > 作业

verilog 的用户自己定义的任务是否可以综合

来源：学生作业帮 编辑：灵鹊做题网作业帮 分类：综合作业 时间：2024/04/29 13:08:22
verilog 的用户自己定义的任务是否可以综合
verilog 的用户自己定义的任务是否可以综合
目前简单的task/function在有些综合工具里面是支持的,但有很多限制和不确定因素,因此最好不要用.task/function一般都是用来做仿真用的.你做综合就用状态机去代替这些功能,可以很好的去控制时序要求和逻辑量.
再问： 恩 你好 我是写一个LCD的驱动的代码才想用任务或者是函数的，因为我是从C里面移植到Verilog的，里面有一些写指令的函数，要是用状态机该怎样写呢？还请指点，谢谢
再答： 这个比较麻烦，Verilog的代码风格和C是完全不一样的，你必须按硬件代码的风格来做，不能只是简单的移植，不然是做不出来的。
再问： 你好 我可以加你的qq吗？很想跟你继续学习一下，对 你说的有道理 本来是在ARM的程序，但是我就是想在FPGA上实现。不知道您有什么高招没？
Verilog语言中$是什么意思,自己写的任务或者函数前面可不可以加$? verilog语言中任务和函数的区别 verilog的one verilog的repeat语句 verilog的if语法 用户定义类型未定义的错误 如何：创建用户定义的异常 verilog hdl 哪位高手可以解释下当中的q 有关verilog HDL语言的 关于verilog 的always的用法.. verilog的两个always的问题 主函数里定义的变量是否可以说是全局变量