作业帮 > 综合 > 作业

用74ls138设计一个全加器

来源：学生作业帮 编辑：灵鹊做题网作业帮 分类：综合作业 时间：2024/06/01 16:19:04
用74ls138设计一个全加器
用74ls138设计一个全加器
设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci
A B Ci-1 S Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
___________
— — — —
S=Y1.Y2.Y4.Y7
___________
— — — —
Ci=Y3.Y5.Y6.Y7
接线图我就不帮你画了
可否采用一片2线-4线译码器74LS139或一片3线-8线译码器74LS138设计一个全加器.为什么? 用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, 用74LS138和与非门实现全加器 呼呼 电路图啊 接线图啊 用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出电路连线图 用3线-8线译码器74HC138和门电路设计一个全加器 谁能帮我用74LS138和74LS20设计一个判奇电路,要求列出真值表和表达式,有个图就更好了哈 用74LS138译码器设计一个控制电路对三台设备进行控制,当设备出故障时由不同的指示灯进行指示.逻辑电路图 1.用Verilog HDL的行为描述设计一个带进位输入,输出的1位全加器 用数字电路的基础器件(比如74LS161计数器和76LS138译码器)可以设计什么实验电路? 数字电路中的设计用异或门和与非门设计二进制全加器 利用74ls138设计的抢答器、NE555设计的八路数字式抢答器,求电路图. quartus ii中设计了一个全加器,能不能将这个全加器的电路打包成一个功能模块然后用于其它电路?